



Tundra 旗下分公司 SLE 推出高速 Interlaken 互连协议 IP 内核 *Silicon Logic Engineering 已为下一代通信设备开发可升级的 IP 内核*

威斯康辛州奥克莱尔市 – 2007 年 1 月 23 日 – Tundra Semiconductor Corporation 的高端半导体设计服务分公司 Silicon Logic Engineering Inc. (SLE) 今日宣布, 已开发出用于 ASIC 或 FPGA 设计、可发放许可的 Interlaken 协议 IP 内核。

SLE 的 Interlaken IP 内核具有可升级性, 其早期版本可通过接口提供 10Gbps 至 60+Gbps 的带宽。将来的版本将提供 120Gbps 以上的带宽。凭借可升级性, Interlaken 非常适合于未来的多代网络交换机、路由器及存储设备。通过将 SERDES 速度 (3.125Gbps 至 6.375Gbps) 与不同数量 (1 至 24) 的 SERDES 波道结合, 即可实现可升级性。

SLE 的 Interlaken IP 内核经专门设计及测试, 可与多种 ASIC 及 FPGA 技术轻松融合, 可与大多数领先技术供应商提供的现成 SERDES 一同使用。使用供应商特定且技术成熟的 SERDES, 能让 SLE 客户将 Interlaken IP 内核快速融入客户选择的技术中。

开放式 Interlaken 规范由 Cortina Systems 及 Cisco Systems 共同编写, 以提供比先前协议更具扩展性的芯片至芯片接口协议。Interlaken 综合通用 SPI4.2 及 XAUI 接口的优点, 既具有 SPI4.2 的信道化及每个信道流量控制功能, 还通过使用高速 SERDES 技术减少芯片 I/O 管脚的数量 (类似于 XAUI)。

Tundra 设计服务部副总裁 Jeff West 当天表示, “通过将 Interlaken 加入 IP 产品系列及服务以及与合作伙伴共同向客户提供创新的解决方案, Tundra 再次证明其在互连技术领域的领导地位”。

Cortina Systems 营销部副总裁 Zino Chair 表示, “通过与 SLE 合作, 客户可在通信设备中采用开放式标准的高性能系统接口 Interlaken”。“Interlaken 能让硅供应商将其组件升级至 40Gbps 及以上, 简化设计并降低开发成本。”

SLE 的高级硬件工程师及设计主管 Matt Weber 表示, “SLE Interlaken IP 的用户将发现, 与先前的互连 IP 相比, 该产品更易于评估、整合及建模”。“SLE 的开发目前正是如火如荼。我们当前正与早期客户及主要 ASIC 及 FPGA 供应商共同提供多种技术的 Interlaken, 如同我们在推出 SPI4.2 IP 时所做的工作一样。”

产品购买信息

SLE 发放许可的 Interlaken IP 可通过 SLE 的销售网络购买。对于销售相关的疑问, 请联系销售部, 发送邮件至 sales@siliconlogic.com 或拨打 1-908-580-1870 联系 SLE。

关于 Tundra

Tundra Semiconductor Corporation ([TSX 代码: TUN](#)) 是系统互连领域的全球领导厂商, 致力于为全球主要通信、网络、存储系统及信息技术供应商提供世界一流的支持及先进的半导体解决方案。Tundra 始终信守承诺, 为客户提供具有系统级性能的系统互连产品, 缩短其产品上市时间, 并籍此确保其在无线基础架构、存储网络、网络接入、军事、工业自动化以及信息技术等应用领域的市场优势。Silicon Logic Engineering, Inc. (SLE) 是 Tundra 的全资子公司, 可提供业内领先的半导体设计服务、知识产权以及产品开发咨询服务。

如需更多信息, 请访问 <http://www.tundra.com>。

关于 Silicon Logic Engineering

Silicon Logic Engineering, Inc. (SLE) 致力于提供 ‘一次成功’ 的设计服务，涵盖 ASIC、FPGA 和半导体系统设计服务的所有方面。SLE 的技术成熟且可重复的 Think Physical™ 设计流程、工具及半导体知识产权可缩短产品上市时间，相关服务是由业内经验最丰富的 VLSI 设计服务团队提供。SLE 是 Tundra Semiconductor Corporation (TSX 代码: TUN) 旗下的公司。如欲了解关于 SLE 的更多信息，请访问 www.siliconlogic.com。

关于 Cortina Systems

Cortina Systems, Inc. 是智能通信解决方案的领先供应商，致力于内核、地铁、接入、企业市场提供高级端口处理及智能端口连接的创新技术。通过先进的高速模拟数字整合，我们推出广泛的产品系列，满足我们的客户对性能、密度及灵活性的需求，从而实现更快的产品上市时间、更长的市场占领时间及收入的增长。通过与客户密切合作，了解客户对系统的要求并预测其需求，我们为新一代服务奠定坚实的基础。如欲了解关于 Cortina Systems 的更多信息，请访问 <http://www.cortina-systems.com>。

SLE、SLE 徽标和 Think Physical 均为 Silicon Logic Engineering, Inc. 的商标，而 TUNDRA 和 Tundra 徽标则是 Tundra Semiconductor Corporation 在加拿大、欧盟和中华人民共和国的注册商标（在美国正在进行注册）。Design.Connect.Go. 是 Tundra Semiconductor Corporation 的商标。

© 版权 2007 Silicon Logic Engineering, Inc. 版权所有。信息如有变更，恕不另行通知。

媒体查询：

北美	欧洲	中国
Anna Sizer	Rob Davies	Jo Soo
Sizer Communications LLC	+ 44 (0)1225 470000	+ 852.2837.4727
1.715.533.0155	rob.davies@publitek.com	jo.soo@edelman.com
Anna@sizercommunications.com		

定义：

ASIC：专用集成电路

高端 ASIC：90 纳米或更小工艺，拥有 3,000 万个或更多逻辑门，有或无复杂的功率要求。

FPGA：现场可编程门阵列

I/O 管脚：输入及输出管脚

IP：知识产权。此新闻稿指可发放许可的 ASIC 或 FPGA 块的知识产权。

Interlaken：由 Cortina Systems 及 Cisco Systems 编写作为开放式规范并由 SLE 开发作为可发放许可的 ASIC 及 FPGA IP 的超强扩展性芯片至芯片接口协议。

SERDES：SERDES（串行器/解串器）收发器可在并行数据与串行数据之间进行相互转换，因此可减少芯片至芯片接口中所需的信号数量。

SPI4.2：系统包接口第 4 级第 2 阶段 (SPI-4, System Packet Interface Level 4 Phase 2) 可实现 10Gbps 总带宽应用的高速互连。SPI4.2 标准由光纤互连网络论坛（Optical Internetworking

Forum, 网址: <http://www.oiforum.com>) 制定。SPI4.2 还可缩略为 SPI-4.2、SPI-4 Phase 2 及 SPI Level 4 Phase 2。

VLSI: 超大规模集成电路

XAUI: 使用四个 3.125Gbps 串行数据波道的芯片至芯片互连。XAUI 由 IEEE802.3ae 定义且用于 10 G 以太网 (10GbE) 系统中。